MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP58056316

Publication date:

1983-04-04

Inventor:

SHIBATA KENJI; INOUE TOMOYASU; YOSHII

SHINTAROU

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- International:

H01L21/20; H01L21/02; (IPC1-7): H01L21/263;

H01L27/12; H01L29/78

- european:

H01L21/20D


Application number: JP19810153742 19810930 Priority number(s): JP19810153742 19810930

Report a data error here

Abstract of JP58056316

PURPOSE:To form the coarse grain polycrystalline or single cystal semiconductor of good quality on an insulated substrate as well as to contrive three dimentional integration of elements by a method wherein an annealing process is performed by continuously scanning and irradiating an energy beam on a semiconductor layer. CONSTITUTION:An SiO2 film 102 is formed as an insulating film on the surface of a single crystal silicon substrate 101 in p type (100) face direction. Then, an SiN film 103 is formed on the film 102. A polycrystalline sillcon layer 104 is then coated on the SiN film 103. Then, a silicon layer 104 is annealed by irradiating an energy beam from above. The annealing is performed by scanning an electron beam in the direction of x axis only on a silicon substrate while performing a line shifting at regularly spaced steps in the right-angled direction of y axis, and then another annealing is performed in such a manner that the electron beam is scanned on the same part in the direction of y axis only, while performing a line shifting at regularly spaced steps in the direction of x axis.





Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁 (JP)

砂特許出願公開

◎公開特許公報(A)

昭58--56316

⑤Int. Cl.²H 01 L 21/20 21/263

21/20 21/263 27/12 29/78

6851-5F 8122-5F 7377-5F **砂公開** 昭和58年(1983) 4 月 4 日

発明の数 1 審査請求 未請求

(全 4 頁)

の半導体装置の製造方法

②特 類

頭 昭56—153742

②出

類 昭56(1981)9月30日

像発 明

者 柴田健二 .

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

⑫発 明 者 井上知泰

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

仍発 明 者 吉井新太郎

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

切出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 則近夢佑 外

外1名

ka 201 **2**

- 1. 免明の名称 半導体要領の製造方法
- 2. 特許請求の範囲
 - (f) 船級性が休上に多額品または非品質学等体度を被控し、この学導体操にエネルギービー上を 連続的に走査しながら服制してアニールを兼し で租大粒の多結品または単額品とした学導体度 を得、この学導体層に所翼の様子を形成することを特徴とする学導体装置の製造方法。

- (3) 動脈性薬体は、所望のボデが形成された半導体基礎の表面を勘禁展でおおつたものである物配等許請求の範囲第1項配載の半導体装置の製造方法。
- (4) エネルギービームはレーザービームまたは電子ビームである特許請求の報題第1項配載の半導体装置の創造方法。
- 3. 発明の辞報な説明

本発明は半導体鉄道の製造方法に張り、特に船 級性基体上に租大校化または単級晶化した半導体 増を形成する手質を改良した半導体装置の製造方 法に関する。

用知の如く、半導体基板上(以下シリコン基板を用いる)に素子を形成する半導体装置においては、硬化、拡散。イオン在入,写真慎潮など公知の投資を用いて、シリコン基板上に平面的(二尺元的)に素子を配列するが通常で、二層以上の多層に電子を形成することはほとんどなかつた。そのため従来よりも素子を数細化して、半導体であり、この集後化、高速化するためには展界があり、こ

の説界を越える手段として、多層に振子を形成す る、いわゆる三次元半導体装置が提集され、とれ を表現するために、着級性事体上の多額品または 非品質単導体層にエネルギーピームを開射して粗 大紋の多額品立たは単額品半導体層(以下シリコ ン層を用いる)を形成する方法が提集されている。 何えば、シリコン当板を BIOはたは BIN等の語彙 膜でおおつてその上に多雑品シリコン層を被着し、 これを連続ピームのレーザへ光または電子機化よ り無射アニールすることにより単齢品シリコン層 となり、故権中に未予を形成することにより、三 次元半導体製量を製造するCとができる。しかし 従来の方法では、直径で20km以上の拡大数多結晶 シリコンや単数品シリコン時を得ることはらわめ てむずかしく、また実現した単額易中には多数の 船位、双島、披層矢降、等が含まれ、シリコン様 の始長性は合わめて思いものであつた。またその シリコン周の表面には、かなり大きな凹凸ができ、 そのため眩暑中に東子を作る兼にはリソグラフィ 一上多くの態点があり、出来上がつた男子の脊性

は308(サフナイナ基板上のシリコン層)に形成されたものより悪いものであつた。

本場別はこのような点に重みてなされたもので、他級性当体上に很大数の多額品または単的品とした良質の半導体層を形成して、電子の三次元的集務化を実用上十分な特性をもたせて実現することを可能とした半導体装置の製造方法を提供するものである。

即も本発明においては、絶象性基体上に多糖品
あるいは非晶質シリコン層を被差し、これを新し
く発見された結晶粒成長のメカニズムを考慮して
エネルギーピースを連続的だ定差しながら照射し
でアニールすることにより、従来より半導体層の
単晶性をよくし、
は用中に作られた電子の特性を
発験的に向上せしめることを特徴としている。

以下。本発明の効果を矢筋例を用いて詳しく説 明する。

第 1 図(a)~ (o)は一実施例の製造工程を示す断面 図である。

まず毎1回回で示すように、たとえばP当(100) 面方位の単語品シリコン基役 101 の芸面に軽暴襲 として約1月10日の51八頃102を形成する。その上に SIN属103を形成する。とのSIN属は後の工程で多 組品あるいは非品質シリコン電を単額品化させや す(するために形成するものである。 またシリコ ン 新板 101 は既に所望の常子が周知の工程を揺て 形成されているとする。次化据1回 (6)で示すよう 化、 Si N 膜 103 の要似にたとえば 5000%の多数晶 シリコン圏 104 を被着する。 次に第 1 図(ので示す ようにエネルギービーAを上部力ら飛射して上記 シリコン暦 104をアニールする。実施例では底部 星ナビームを用い、アニール条件としては電子線 の加速常圧10 KY、シリコン電板に残滅するヒーム 撃魔としては 1.0Aとした。またビームスポット銀 は 1 am すであり、 100 cm / wecの 走査處底で以下の ようなモードで忠進した。さら化弩子ピームアニ ールの間の基準温度は 350 O、真空度は 10⁻⁴Torr 以上とした。

本苑明における最も重要な点はエネルギービー

▲の恵畳方法である。使来の方法によれば、ビー ムアニール使には(a)、直番 5~10/mの結晶效がど ームの走査方向に並んだような抵大粒多額品シリ コン層か、あるいは向、市2~10月四長ま数十一数 百さりロンに及び順差い趙且粒成長が見られ、単 結晶シリコン唐が得られるのはまれであつた。本 発明における皮査方法では、これらの従来方法を 改良したもので、その終1の方法は同のように長 く成 美した 多結 晶シリコン 顔を、90度 區 転して エ キルギーピームを走査することにより得られる。 すなわち、第1段階(Lモード)のアニールとし て集2回回で示すようにシリコン基準の一方向、 たとえば×韓の正方向にのみ建子ピームを進金し ながら、それとは正為方向、すなわちり軸の正方 **向に一定の間痛ステンプで行送りしながら行ない。** 次に減る政権(日モード)として同一部分を納る **鰹剤で示すように y 触の正方向にのる 走査しなが** らま物の正方向に一定の間痛ステップで行送りし ながら行ない。以下篇る股階以降はABモードを 交互にくりかえし関一部分を直続的にアニールす

るものである。このような走査方法にて実質的に 単曲点並みと言える数ミリから数センチメートル 面征の倒視大数多数品シリコン層を再現佐上く特 ることができた。

本報明の募えの方法は無る関心示すようにある 点Pを超点とし、この点を中心にらせん状に産業 するもので、電子ピームの走査と共に結晶粒長が 鍼灸大きくなり。やはり雌稚大紋シリコン層を得 ることができた。祟し,祟りいずれの走を方失に 出いても本発典の効果は十分であるが、エネルギ ーピームを走査する点からすれば第1の方依の方 が悪単である。本殊明の効果はピームとシリコン 着板の相対位置を変えればよいためビースを固定 してシリコン基収を動かすねあるいは両者を動か すととも可能である。たとえばシリコン基板を同 心円遺動させながら電子ピースを平行運動させる ことにより、実質的には、ピームを与せん的に充 主することができる。このような方法をとれば第 2の方袋が達している。とのようにエキルギービ ームとシリコン基板の両者の動きを最も都合よく

本務別の効果はシリコン以外の半導体だとえば ゲルマニウムや、 OzAz, GaPなどの三一五族化合物 半導体、 InP. InBbなどのニー五新化合物単導体に おいても期待でき、これらを組合せるなどにより、 一チップに従来の記憶四路、論惑回路と共和表示。 感知機能などを同時に備えた多様能震子を作りあ げるととかできる。また本実施利の第1回のロエ 程で用いたエネルギービームは似子ピームの他に レーザーピース。郊外兼および木骨光などの可視 光なども考えられる。また第1回の工程における AZによる電響は他の金属でもかまわない。その他 この発明の主旨を意製しない限り截々の応用機が 期待できる。

4. 脳底の簡単な凝明

第 1 図(a)~(e)はこの発明の一実施例の製造工程 を示す順面図、第2図(4)例及び第3図は本発明の ・エネルギーピー人の定意方法を示す回である。

盥化焼いて、

101 …単結長シリコン基板 102 … SIOt質 104…多結晶シリコン層 L03 ··· 81 N 🙇

特問昭58-56316(3) 工夫することにより、第1。第2の定査方法とも 十分にその効果を発揮させることができる。

皮に第1回何で示すように、電子ピームアニー ルベよつて単結品化したシリコン層 104をパラー ニングして果子形成領域とし、その甚公知の技術 にて拿子間分離熱機線 10.5 を形成し、血子偏域に ゲート軟化膜 106 を介して例えば多緒品シリコン からなるゲート値画 107 を形成し、ソース・ドレ イン領域 108,109 を形成してMOSトランジスタ とする。次に第1回回で示すように全面を絶象値 110 でおおつた後、ACによる電価 111 ~ 113 を形 成して三次元に集積した半導体装置を完成する。

なお、上記実産併ではMOSトランクスまにつ いて説明したが、本発明によるシリコン層には C-MOBトラングスォ、ハイポーラトランジス ま、ダイオードなどあらゆる虫子を形成できると とはいうまでもなく、本発明の効果を用いて、こ れらの君子を三次元的に配列することにより、従 來より高葉微,系性能。多樣能な限次元集戲回路 袋屋を実現することが可能となつた。

104′・・・単輪品化したシリコン層

105 … 始華英

106 … ゲート酸化膜

107 … ゲート電笛 108,109 パソース、ドレイン領域

110 --- 葡萄菜店

111-115 … 人 年 年 年 6

代理人 寿理士 即丑皇伤 他1名

